# FPGAによるエミュレーテッド・ピーク電流モード制御 ソフトスイッチングDC-DC昇圧コンバータ

日野 暢裕・飯田 隆彦\*

岡山理科大学大学院工学研究科電子工学専攻 \*岡山理科大学工学部電気電子システム学科 (2008年9月30日受付、2008年11月7日受理)

1. はじめに

近年、原油価格の高騰や地球温暖化問題の影響もあ り、太陽光発電や風力発電などの新エネルギーの活用 が着目されている。これらの発電システムにおいて、 出力電圧の低さや安定性などの理由で、バッテリーに 充電した後、DC-DCコンバータで一定電圧まで昇圧し、 負荷に供給することが多い。このDC-DCコンバータにお いて、最近、ピーク電流モード制御DC-DCコンバータ(従 来の「電流マイナーループ付き電圧制御DC-DCコンバー タ」をこれに改称)が注目されている。これは、従来 の単に電圧だけを負帰還する電圧モード制御に比べて、 このピーク電流モード制御がより速い応答特性をもっ ているからである<sup>[1~2]</sup>。また、DC-DCコンバータの制御 回路のディジタル化も盛んに研究されている。ピーク 電流モード制御において、従来のアナログ制御回路を そのままディジタル制御回路に置き換える手法では、 リアクトル電流を検出するためのA/D変換器にはDC-DC コンバータのスイッチング周期 7の1/100~1/100のよ うな超高速の変換時間が要求される。例えば、スイッ チング周波数 f<sub>st</sub>が100kHzのDC-DCコンバータではA/D 変換器の変換速度として50~100MSPSのような超高速 A/D変換器が必要になり、A/D変換器のコストが上昇す るとともに、DC-DCコンバータのスイッチング周波数 f<sub>sg</sub>自体がA/D変換器の変換時間で規制される事態が生 じる。

本研究では、この問題を解決して、A/D変換速度が DC-DCコンバータのスイッチング周波数の5~10倍程度、 1MSPS前後の中速A/D変換器を用いてピーク電流モード 制御を行うディジタル制御方式を提案して、その動作 をDC-DC昇圧コンバータを用いて実験し、確認したので 報告する。

#### 2. 主回路と動作説明

図1に本研究で使用したソフトスイッチングDC-DC昇 圧コンパータの主回路を示す。主な仕様は、入力電圧 65V、出力電圧200V(昇圧比約3倍)、最大出力400W、 スイッチング周波数100kHzである。 図1の網がけの部分が主素子 $Q_1$ をソフトスイッチン グさせるための補助回路である。主素子 $Q_1$ はMOSFET、  $Q_2$ はIGBTである。 $Q_2$ はゼロ電流スイッチングで動作し ているが、オン時はハードスイッチングであるため、 出力容量 $C_{oss}$ が小さく、かつ高耐圧の素子が要求される。 従って、IGBTを採用した。 $Q_2$ のテール電流を阻止し、 逆電圧を高速で阻止するためにD<sub>3</sub>を直列接続している。 *L*は昇圧リアクトル、*L*は共振リアクトル、 $C_{rr}$   $C_{rd}$ は 共振コンデンサである。 $Q_1$ に先立って $Q_2$ をオンさせる ことで、 $L_r$   $C_{rr}$   $C_{rd}$ を共振させて、 $Q_1$ のソフトスイッ チングを実現させている。



図2はソフトスイッチング昇圧コンバータの主回路 を回路シミュレータPSpiceでシミュレーションし、各 部のスイッチング波形を求めたものである。表1に動作 モードと $Q_1$ 、 $Q_2$ のスイッチングとの関係を示す。この 回路の詳細な動作説明は参考文献[3~5] に記載され ているので、ここでは省略する。

表1 動作モードとデバイスのオン・オフ関係

	動作モード	モードI	モードロ	モード田	モードⅣ
	0.スイッチ	オフ	オン	オン	オフ
	ロ。スイッチ	オン	オン	オフ	オフ

3. 制御システム

3-1 電圧制御とピーク電流モード制御

DC-DCコンバータの制御システムにおいて、出力電圧 のみを負帰還して制御する方式を電圧制御と呼ぶ。電 圧制御では発振を回避するために適切な位相補償が必 要になり、そのため出力の応答特性が遅くなる。一方、 電圧制御のループに電流帰還をマイナーループとして 併用したものを電流モード制御と呼ぶ。この方式は本 質的に安定であり、より高い周波数で電圧帰還を掛け て応答速度を高めることができる。また、電流のピー ク値を制御することにより、過電流の保護もできる。 ただし、動作責務50%以上においてサブハーモニック発 振と呼ばれる発振が起こる。このため安定動作のため にスロープ補償を行う必要があり、これについては第 3-10節で詳述する。



3-2 ディジタル式電圧制御

図3にディジタル式の電圧制御DC-DCコンバータシス テムを示す。出力電圧 Vを電圧検出器 VSで検出し、分 圧した後、A/D変換している。A/D変換された値とディ ジタル指令電圧 V<sub>ref</sub>とを比較した後、その偏差を電圧制 御演算して、PWMパルスを生成する。生成されたPWMパ ルスは、絶縁・増幅を経て主SWに印加される。この回路 構成ではA/D変換以降PWMパルス生成までを1個のFPGA で実現することができる。 3-3 ディジタル式ピーク電流モード制御

図4にディジタル式ピーク電流モード制御DC-DCコン バータシステムを示す。図4では、電圧制御演算された 出力 *I<sub>ret</sub>が、超高速A/D変換器で変換されたリアクトル* 電流 *i<sub>L</sub>のディジタル値と比較、電流制御演算されてPWM* パルスが生成される。この超高速A/D変換器の変換時間 にはスイッチング周期 701/100から1/1000と言う厳し い仕様が課せられるが、このシステム構成は2個の比較 器と電圧制御演算および電流制御演算の全てを1個の FPGAで実現でき、ハード的には回路構成が非常にシン プルであるのが特徴である。



3-4 リアクトル電流と指令電流との不一致

図5はDC-DC昇圧コンバータをアナログ回路で構成し たシステム図である。図6は図5のリアクトル電流波形 を模式的に描いたものである。アナログ比較器(コン パレータ)の応答時間を無視すると、リアクトル電流 *i*<sub>l</sub>が指令電流 *I*<sub>ref</sub>と一致した時点で即、主スイッチSWを オフさせることができる。即ち、両電流が一致した時 点でリアクトル電流 *i*<sub>l</sub>は減少に転じるので、リアクト ル電流のピーク値 *I*<sub>Leer(n)</sub>は指令電流 *I*<sub>ref</sub>と一致する。

ー方、図4に示したディジタル式での回路構成システ ムのリアクトル電流波形を模式的に描いたものを図7 に示す。ディジタル方式では、A/D変換器に入力された 電流はA/D変換時間  $t_{(con)}$ だけ遅れてディジタル値に変 換される。時間  $T_i$ において  $i_i \ge I_{rer}$ とが一致していても、 その値は変換時間  $t_{(con)}$ 後にディジタル比較器(コンパ レータ)に入力されて主SWをオフさせる。このためPWM パルス幅は  $T_{on} = t_i + t_{(con)}$ となる。この変換時間  $t_{(con)}$ とい う遅れ時間があるために、リアクトル電流  $I_i$ のピーク 値は  $I_{Laax(n)}$ となり、指令電流  $I_{rer}$ と一致しない。この不 一致が無視できるように、A-D変換器には10~100MSPS のような超高速のA/D変換仕様が課せられる。また、こ の手法ではA/D変換の速度がFPGAの動作周波数よりも



遅い場合、PWMパルスの分解能の低下を招く。

3-5 提案するディジタル式エミュレーテッド・ピ ーク電流モード制御

今回、新たに提案する手法では、図8に示す様に毎ク ロックごとに計算式からリアクトル電流 *i*<sub>l</sub>を算出する。 即ち「エミュレーテッド(emulated:模倣された)・リ アクトル電流 *i*<sub>l</sub>」が、指令電流 *I*<sub>ref</sub>と一致しているかを 調べる<sup>[6]</sup>。指令電流 *I*<sub>ref</sub>とリアクトル電流 *i*<sub>l</sub>とが一致す ると、その *i*<sub>l</sub>をリアクトル電流ピーク値 *I*<sub>Laax</sub>(*a*)とし、そ の時点までをPWMパルス幅 *T*ooとする。そして主SWをオ フさせる。この方式の特徴は、検出遅れ時間を1クロ ック以内に短縮できることであり、高速なA/D変換器を 用いなくてもPWMパルスの分解能に影響を及ぼさずに ピーク電流制御をおこなうことができる。 第nサイクルのスタート時のリアクトル電流 I<sub>LS(4</sub>)も 計算で求めた値であるので、これが実電流の I<sub>LS(4</sub>)と乖 離することが予想される。この乖離を防ぐために、第 (n-1)サイクル中の任意の時点でのリアクトル電流 i<sub>L</sub> の実電流値をA/D変換器で検出し、この i<sub>L</sub>値から次サイ クルのスタート時点のリアクトル電流 I<sub>LS(4</sub>)を算出し て較正する。



リアクトル電流 *i*<sub>L</sub>の実電流値をA/D変換器で検出す る任意の時点として、①:第(n-1)サイクルのスタート 時点(最小電流取込み方式)と、②:第(n-1)サイクル の *f*<sub>an</sub>時点(最大電流取込み方式)とが考えられる。③ *f*<sub>an</sub>時点以降の所定時点でのリアクトル電流を取込む 方式、あるいはそのバリエーションが考えられる。た とえば、②のケースでのリアクトル電流 *I*<sub>LS(n</sub>の算出法 では、主回路が昇圧回路の場合、式1で算出する。

$$I_{LS(n)} = I_{L\max(n-1)} - \frac{V_o - V_l}{L} (T - T_{on})$$
(1)

ここで、V<sub>5</sub>、V<sub>6</sub>は夫々、入力電圧、出力電圧であり、L と 7は昇圧リアクトルの値とスイッチング周期である。 図9にFPGAを用いてエミュレーテッド・ピーク電流モ

ードをおこなう方法を示す。算出した電流値 I<sub>LS(ル</sub>に、 電流の傾きをFPGAの周波数32MHzでの1クロックあたり の変化分として算出し、増加値 m, 減少値 mをクロッ ク毎に加算/減算して指令電流 I<sub>ret</sub>と比較する。毎スイ ッチングサイクルのスタート(電流増加)時点からの 任意のクロック数を n<sub>CLK</sub>とすると、第(n)サイクルにお けるリアクトル電流 i<sub>L (ACL</sub>)は、式2で算出される。

$$i_{L(nCLK)} = I_{LS(n)} + m_r \cdot n_{CLK}$$
(2)

この値と指令電流 I<sub>ref</sub>との差がゼロになる時点でのク ッロク数 n<sub>CLK(on</sub>がPWMパルス幅 T<sub>on</sub>である。また、スロー プ補償の減少値 m<sub>o</sub>を指令電流 I<sub>ref</sub>から減算させ、指令電 流値を減少させることでサブハーモニック発振の対策 をおこなう。次回の電流の開始値 I<sub>LS(o</sub>を求めるには、 予測された電流のピーク値  $I_{Laax}(n-1)$ から電流の減少値  $m_t$ にオフ時間  $T_{off}$ 間のクロック ( $N_{CLK} = n_{CLK}(on)$ )を乗じた値 を減算すればよい。ただし、実電流との乖離を防ぐた めに、先に論じたような任意の点でA/D変換した実電流 の値を用いてリアクトル電流  $I_{LS(n)}$ を算出する。



3-6 電流の検出位置について

図10に第(n-1)サイクルのスタート時点での実電流 *I<sub>LS(n-1)</sub>をA/D変換器で検出し、第nサイクルの電流に反* 映させる方法を示す。スイッチング周期 产10µs、A/D 変換器の変換時間 *T<sub>con</sub>*を2.5µsとする。A/D変換器はリア クトル電流 *I<sub>LS(n</sub>*、出力電圧 *V<sub>o</sub>*を加微なマル チプレクサで取込み夫々をディジタル値に変換する。 図10に示すように、第(n-1)サイクルでの電流のデータ を反映するのは第nサイクルとなる。よって、ここでは 第(n-1)サイクルのA/D変換値をそのまま用いず、電流 の増減値より第nサイクルのスタート電流 *I<sub>LS(n)</sub>*を推定 する。1周期 *T*のクロック数を*N<sub>CLS</sub>とすると、第nサイク* ルのスタート電流 *I<sub>LS(n)</sub>*の推定値は式3より算出できる。

 $I_{LS(n)} = I_{LS(n-1)} + m_r \cdot n_{CLK(on)} - m_f (N_{CLK} - n_{CLK(on)})$ (3)



図10 最小電流取込み方式(リアクトル実電 流 *I<sub>LS(n-1)</sub>のA/D*取込みとエミュレーテッド・ リアクトル電流 *i*<sub>1</sub>、及びその相互関係)

図11にリアクトル電流の最大値を取込む方式を示す。 A/D変換器を2つ並列に動作させているのは、主パルス の幅によってリアクトル電流をA/D変換するタイミン グが毎サイクル変わるため、専用のA/D変換器を待機さ せておく必要があるためである。

この回路方式は高価なA/D変換器を2個必要とする欠 点があるが、ノイズ電圧に強いという長所がある。 MOSFETを用いた高周波DC/DCコンバータの場合、主 MOSFETのターンオン損失を軽減させるために各種の ZVS回路を主回路に付属させることが多い。そのため、 毎サイクルのリアクトル電流が増加し始める近辺、即 ち最小電流取込み方式では、発生する大きなノイズ電 圧のためにA/D変換に支障をきたすことがある。



(8µs でのリアクトル実電流 i<sub>1tt</sub>のA/D取込み) 図12は図11の最大電流値取込みを改善し、電流取込 みの場所を所定の1時点に固定したものである。図12 ではリアクトル電流の取込み時点を8µsに固定してい る。次回の電流の開始値1<sub>LSW</sub>は、A/D変換された値から 2µs間の電流の変動を算出し減算すれば求まる。実電 流 i<sub>t</sub>の取込みを固定することによって、1個のA/D変換 器で処理することができる。ただし、8µsでのリアク トル電流 *i*<sub>Ltd</sub>の取込み後に演算処理時間を設ける必要 から、A/Dの変換時間 *t*<sub>con</sub>+演算処理時間が2µs以下と、 若干高速なA/D変換器が要求される。



図13に示す方式は図12の固定1時点の取込み方式を さらに改善したものである。1 スイッチング周期10µs の事例において、リアクトル実電流の取込み時点を 8µs と9µs の2点に固定する。夫々の検出された実電 流値を *i*<sub>Lto</sub>、*i*<sub>Lto</sub>とすると、次サイクルのスタート時点 10µs でのリアクトル電流値 *I*<sub>LS(2)</sub>の推定値は、三角形 の合同の定理を使って、式4で算出できる。

$$I_{Ls(n)} = 2i_{Ls} - i_{Ls} \tag{4}$$

この方式は、クロックあたりの電流の減少値 mを用い て演算するその他の方式とは違い、実電流を2点取込み、 その値から I<sub>LS(W</sub>を求めているので、より実電流に近い I<sub>LS(W</sub>が得られると考えられる。ただし、この方式では 固定1時点の取込み方式よりもさらに高速なA/D変換器 が必要である。

# 3-7 タイミングチャート

図14にエミュレーテッド・ピーク電流モード制御の タイミングチャートを示す。今回は先ほど挙げた電流 検出方法の中から図14に示す固定の1時点で電流を検 出する方法を用いた。ただし、電流検出用のA/D変換器 として、AD9215を用いている。これは、FPGA評価ボー ドに搭載されたA/D変換器TLV1570では、変換時間 2.25µs、1サイクル後にデータが出力されるという仕 様上、検出した電流を次回のサイクルで使用すること ができないためである。AD9215は最大65MSPSで動作す る10bitパイプライン型A/D変換器であり、毎クロック 連続してA/D変換を行い、出力値は5クロックサイクル 遅れてパラレルで出力される。本方式ではこれほど高 速なA/D変換器は必要ではないが、図4に示すディジタ ル式ピーク電流モード制御を実験するにあたりボード を製作したのでこれを用いた。

РWM パルスの生成と A/D 変換のタイミングは  $f_{\alpha,\epsilon}$ -32MHz、320クロック、周期100kHzのカウンタに同 期して動作する。主スイッチQ<sub>1</sub>のオンする前後の計1µs の間、補助スイッチQ<sub>2</sub>をオンさせる。Q<sub>1</sub>パルスの幅は 最大75%に設定され、リアクトル電流の予測値が指令 電流値を上回った時点でオフさせる。リアクトル電流 はAD9215によりQ<sub>1</sub>オンから8µsの時点でA/D変換される。 TLV1570で、入力電圧 $V_{\Lambda}$ 出力電流 $V_{\delta}$ を検出した後、PI 制御演算(電圧制御演算)を行い、次サイクルの指令電 流値を算出する。また同時に、リアクトル電流の増加 値 $n_{\Lambda}$ 減少値 $n_{\ell}$ も毎サイクル算出する。



### 3-8 リアクトル電流の増減値の算出

1クロックあたりのリアクトル電流の変化分を算出 するには、電流の傾きをFPGAの動作周波数 f<sub>cur</sub>=32MHz で除算する必要がある。増加値を m<sub>r</sub>、減少値を m<sub>r</sub>とす ると、通常計算では式5で表すことができる。

$$m_r = \frac{V_I}{L} \times \frac{1}{f_{CLK}} , \qquad m_f = \frac{V_o - V_I}{L} \times \frac{1}{f_{CLK}}$$
(5)

本研究ではFPGAによる整数演算により増減値を求める。TLV1570にてA/D変換された値は10bitのバイナリ値で出力され、A/D変換された入力電圧と出力電圧をそれぞれ V<sub>I (AD)</sub>、V<sub>0 (AD)</sub>とすると、式6で求めることができる。なお、TLV1570はオフセットバイナリ出力の為、0V入力時の出力値は最大値1024の半分の512となる。

$$V_{I(AD)} = \frac{V_I \cdot R_f}{u} + 512$$
,  $V_{O(AD)} = \frac{V_O \cdot R_f}{u} + 512$  (6)

ここで、*u*はA/D変換器TLV1570の量子化単位である。*u* はA/D変換器の出力値が最大・最低値を示す時の入力電 圧(4.7V以上のとき最大値1023、-4.86以下のとき最低 値3)より、式7で求めることができる。

$$u = \frac{(4.7 + |-4.86|)}{(1023 - 3)} \approx 9.37 \times 10^{-3} \left[ \frac{V}{\text{digit}} \right] \quad (7)$$

A/D変換された V<sub>I (AD)</sub>、 V<sub>o (AD</sub>はこの u値の逆数を単位 (デ ィメンション)とした整数である<sup>[5]</sup>。

ここで、式5の V<sub>r</sub>、 V<sub>o</sub>を V<sub>I(AD</sub>、 V<sub>o(AD</sub>に置き換え、1/u を乗じて m<sub>r</sub>、 m<sub>f</sub>の単位を1/ dとすることで後述するPI 演算の出力値(指令電流) I<sub>rer</sub>と単位を一致させる。これ によって I<sub>rer</sub>に m<sub>r</sub>、 m<sub>f</sub>を直接四則演算することができる。 また、入出力電圧の分圧比の逆数1/ R<sub>f</sub>を乗じることで 式6中の R<sub>f</sub>を打ち消し、分圧前の電圧値よりリアクトル 電流の増減値を求める。以上のことを考慮したディジ タル演算に使う m<sub>r</sub>、 m<sub>f</sub>は式8で表すことができる。

$$m_{r} = \frac{V_{I(AD)} - 512}{L} \times \frac{1}{R_{f} \cdot u \cdot f_{CLK}}$$
$$m_{f} = \frac{V_{O(AD)} - V_{I(AD)}}{L} \times \frac{1}{R_{f} \cdot u \cdot f_{CLK}} \qquad (8)$$

このとき、 $V_{I(AD)} = V_{0(AD)}$ においてオフセット分は相殺されている。ここで、昇圧リアクトル*L*=0.75mH、入出力 電圧の分圧比 $R_{F}$ 3/200、 $f_{CLF}$ -32MHzである。除算の定数 の値をまとめると、式9で表すことができる。

$$\frac{1}{L \cdot R_f \cdot u \cdot f_{CLK}} \approx 0.29645 \approx \frac{19}{2^6} = 0.296875 \qquad (9)$$

これによって、乗算とビットシフトの処理を用いて除 算の処理を簡略化し、増減値を算出する演算を図15の フローで実行することができる。



3-9 PI制御演算

PI制御演算フローのブロック線図を図16に示す。 FPGAによる整数演算を行うにあたって、積分定数 K, 比例定数 K, 指令電圧 V<sub>ref</sub>をそれぞれ予め1/uを乗じた 定数とした。FPGA評価ボードに搭載されているFPGA、 Spartan3-XC3S400-4には符号付18×18bitの整数乗算 器が16個内蔵されており、これを用いて高速に演算さ せることが可能である。出力値 mは1/uの単位となるが、 電流の予測値および1クロック時間当たりの変化分 m, mfも同じ単位であるため、単位調整は不要である。従 って、PI演算の出力値はそのまま指令電流値 I<sub>ref</sub>となる。 ただし、リアクトル電流 i<sub>L</sub>OA/D変換値を1/u<sup>2</sup>の単位に する必要がある。



#### 3-10 サブハーモニック発振への対策

ピーク電流モード制御の場合、リアクトル電流が連 続モードかつ、50%以上の動作責務で動作しているとき、 スイッチング周波数の整数分の1の周波数でリアクト ル電流が発振することがある。これをサブハーモニッ ク発振と呼ぶ。



図17はサブハーモニック発振が生じた場合のリアクトル電流波形を示す。リアクトル電流の増加率、減少率、およびピーク値は同じであるが、電流パルス幅が 夫々、*Ton(a*)及び*Ton(n+1)*と違った値になっている。この 発振を防止するために、図18に示したような*T*/2以降の 時間領域で指令電流にスロープ補償を行う。リアクト ル電流増加率*S*,と電流減少率*S*,及びスロープ補償率*S*。 との間に式10で示す関係が成立していると、サブハー モニック発振を防止することができる。

$$S_{\epsilon} \ge \frac{S_f - S_r}{2} \tag{10}$$

ただし、 $S_r$ 、 $S_r$ 及び $S_r$ はいずれも正の値である。 上記の式を、1クロック時間当たりのリアクトル電流の 増加値を $m_r$ 、減少値を $m_r$ 、スロープ補償値を $m_r$ に置き 換えると、同様に式11が成立する。

$$m_e \ge \frac{m_f - m_r}{2} \tag{11}$$

ディジタル制御でこのスロープ補償を行うときは、7/2 以降の時間(クロック数)において、毎クロックごと に指令電流 *I<sub>ref</sub>からm<sub>e</sub>*値を減算して行く。このようにし てディジタル的にスロープ補償を簡単に実現させるこ とができる。



図18 スロープ補償波形とリアクトル電流

理論的には動作責務が50%以上になるとサブハーモニ ック発振が生じるので、図18のように50%以上からス ロープ補償を実施すればよいことになる。しかし、実 際の動作では、動作責務が50%を横切るときに、制御 が乱れてリアクトル電流に振動が生じやすい。このた め、スロープ補償の開始点を動作責務の30%前後に設 定することがある。

スロープ補償の開始点を動作責務の0%から始めた場合、アナログ制御では指令電流値即ち、スロープ開始点の(電圧)値が大きくなり過ぎて制御回路の電源電圧以上になる恐れがあるが、ディジタル制御では大きな数値になっても支障はなく、実際的なスロープ波形となる。なお、スロープ補償率 $S_e(m)$ をあまり大きくすると、PWMパルス幅が十分広がらず、応答性が悪くなる。即ち、帯域幅が狭くなる。そのため、経験的に $S_e(m)$ を0.5 $S_f \leq S_e \leq S_f$ または、0.5 $m_f \leq m_e \leq m_f$ の範囲にとっている。

図19は $S_{a}$ を $S_{f}$ と等しく取ることで、サブハーモニッ ク発振を完全に防止できることを示した図である。 $S_{f}$ のラインが何らかの擾乱で $\Delta i_{f}$ だけずれても、 $S_{f}$ = $S_{f}$ であれば、当該サイクル内で擾乱は必ず収斂することがわかる。



防止したスロープ波形(S=S)

3-11 ピーク電流モード制御での伝達関数

ピーク電流モード制御DC-DCコンバータのシステム をブロック線図で表したものを図20に示す。PWM変調器 のゲインを $F_{i_{A}}$ 動作責務 $d_{C}$ リアクトル電流 $i_{i_{L}}$ との間の 伝達関数を $F_{i_{A}}$ 、 $i_{i_{L}}$ と出力電圧 $V_{o}$ との伝達関数を $F_{o}$ 、 $i_{i_{L}}$ と 電流検出器との伝達関数を $R_{i_{A}}$ コンバータのサンプリ ング動作を表すサンプリング・ゲインを*H(s)、*出力電 圧分圧比を*H*とすると、これらは夫々式12で表される。 詳細については参考文献[5,7]を参照されたい。 電流モード制御では、入力電圧 *V*は伝達関数式の中に 直接的に入らず、リアクトル電流の増減を示す*S、S<sub>f</sub>* を含む αの式の中に間接的に入っている。



図20 制御コントローラのブロック線図

一方、補償器F<sub>c</sub>(s) に電圧制御演算のPI制御の定数 K<sub>F</sub>=2.0、K<sub>F</sub>=0.5を代入すると、式13となる。

$$F_C(s) = 2.0 + \frac{0.5}{s} \tag{13}$$

これらの式に図20の各定数を代入して、Matlabでボー ド線図を求めると、図21が得られる。

図21より、αが0.99のときスイッチング周波数の1/2 に生じるピークがゲイン1dB以上となり、その際の位相 が-180°付近にあり発振の恐れがある。αが0.6以下の 場合、ピークはゲイン0dB以下になり、位相も-180°以 下にはならないので、発振しないことがわかる。

ここで、電流の増減率 $S_{\mu}$ 、 $S_{\mu}$ を、lµsあたりそれぞれ  $S_{\mu}$ =(65V/0.75mH)×10<sup>-6</sup>=0.0867A/µs  $S_{\mu}$ =((200-65)V/0.75mH)×10<sup>-6</sup>=0.18A/µs とすると、 $\alpha$ =0.6では、 $S_{\mu}$ =0.08A/µsとなる。実験では 万全を期して、 $\alpha$ =0、即ち、 $S_{\mu}$ = $S_{\mu}$ =0.18A/µs(図19、  $m_{\mu}$ )の条件でおこなった。



#### 4. 実験結果

4-1 出力特性

図22にソフトスイッチングDC-DC昇圧コンバータの 出力特性の測定結果を示す。入力電圧 Vを65V一定とし、 負荷抵抗 Rを変化させて、夫々について動作責務 dを 10%から70%まで変動させて、出力電圧 Voと出力電流 Lo を測定した。この結果より、VF65V一定の条件で、出 力電圧 Vo=200V一定の特性を得るには、動作責務 dを 50%弱から60%強の間で制御すれば良いことが分かる。 なお、動作責務65%以上において、出力電圧が300V以上 になる場合や、電力的に過大となり危険なポイントは 測定していない。



理論的な昇圧コンバータの昇圧比は、V/VF1/(1-d より求められる。図22からも見て取れるように、ソフ トスイッチングDC-DC昇圧コンバータでは、理論値より も大きな昇圧比が得られている。特に軽負荷の場合で は電圧が上昇しやすい。

図23は今回実験で使用したソフトスイッチング昇圧 コンバータの昇圧特性である。図1に示したソフトスイ ッチング回路では図2のモードIにおいて、共振コンデ ンサC<sub>r1</sub>と C<sub>r2</sub>は共振リアクトルL<sub>r</sub>と共振する。その結果、 C<sub>r2</sub>には図示の極性とは逆の極性に充電される。モード ⅡおよびモードⅢAにおいて、逆極性に充電された*C<sub>r2</sub>*の電圧は電源電圧*V<sub>r</sub>に加算されて昇圧リアクトルL<sub>b</sub>に*印加される。そのため、図23のような大きな昇圧比特性が得られる。





図24 Q,オン時のD,ほかのシミュレーション波形

図24はダイオードD<sub>1</sub>に印加される電圧波形を示した ものである。Q<sub>1</sub>がターンオンした時、通常はD<sub>1</sub>にステ ップ状の逆電圧が印加され、大きな逆回復損失が発生 する。しかし、本回路方式では、D<sub>1</sub>に印加される逆電 圧は*C<sub>FN</sub>、C<sub>r2</sub>と L<sub>1</sub>*による共振波形であり、その逆電圧が 400Vのピークに達する時間は約700nsである。高速形D<sub>1</sub> の逆回復時間 *t<sub>r</sub>*は60nsであるから、逆回復損失は僅か と思われる。このように、D<sub>1</sub>の逆回復損失の少ない事 は本回路方式の効率向上に寄与している。

4-2 ディジタル式エミュレーテッド・ピーク電流 モード制御での動作試験

動作試験で用いた主回路と制御回路の構成図を図25 に示す。出力電圧 V<sub>o</sub>入力電圧 Vを分圧し、TLV1570で A/D変換してFPGAへ値を取り込む。リアクトル電流 i<sub>L</sub> はシャント抵抗 R<sub>3</sub>で検出し、差動プリアンプAD8238で2 倍に増幅させ、AD9215でA/D変換した。AD9215は32MHz のFPGAと同じクロックで動作し、毎サイクル i<sub>L</sub>をA/D 変換した値を出力するが、ここではQ<sub>1</sub>オンから8µsの時 点の値のみをFPGAに取り込んでいる。FPGAにより生成 されたQ<sub>1</sub>、Q<sub>2</sub>パルスを半導体絶縁ゲートアンプLM5170 で絶縁・増幅し、主スイッチQ<sub>1</sub>、補助スイッチQ<sub>2</sub>へ夫々 接続した。



図26に  $V_F$ 65V、負荷  $R_F$ 100  $\Omega$  でのPWMパルスとリアクトル電流  $i_L$ の波形を示す。 $Q_1$ のパルス幅は約60%で一定に制御されており、この結果は図22の出力特性とほぼ一致している。また、リアクトル電流  $i_L$ のピーク値は約7Aで一定に制御されており、サブハーモニック発振も起こらず安定に制御された。この時のPI制御演算の定数は $K_F$ =0.5、 $K_F$ =2に設定した。



4-3 過渡応答特性

図27は負荷抵抗を $lk\Omega$ から $l00\Omega$ へ切り替えた時の 過渡応答特性を測定したものである。負荷の変動によ る出力電圧の変動は殆ど見られず、良好な応答特性が 得られた。PI制御演算の定数は $K_{\overline{f}}$ 0.5、 $K_{\overline{f}}$ 2に設定し、 最大負荷の $100\Omega$ 時 $V_{\overline{f}}$ 65Vになるように設定した。直流 入力電源Eは、3相スライダックで電圧調節された3相交流を全波整流した非安定化電源である。このため、負 荷抵抗  $R_{\overline{c}}$ 2 $l00\Omega$ から $lk\Omega$ に切り替えると直流電圧 $V_{\overline{f}}$ は65Vから71Vに上昇した。



5. まとめ

ディジタル式エミュレーテッド・ピーク電流モード 制御を、100kHzで動作する出力電力400Wのソフトスイ ッチングDC-DC昇圧コンバータに適応させて動作試験 を行い、安定した動作と良好な過渡特性が得られるこ とを示した。本方式では、リアクトル電流*i*<sub>L</sub>の増減値 を演算で求めることにより、比較的低速なA/D変換器と 簡単な演算を用いてローコストでディジタル式ピーク 電流モード制御をおこなうことができる。実験には Xilinx社のFPGA:Spartan3-XC3S400-4と、2台のA/D変換 器を用いたが、0.7MSPS程の変換速度のA/D変換器を用 いれば1台で実現可能である。近年では、汎用マイコン に搭載されたA/D変換器の高速化が進み、1MSPS程のも のが市販されている。この高速化されたA/D変換器と本 方式回路をASICに組込むと、1チップでさらに安価に電 源のディジタル電流制御が可能になると考えられる。

#### 参考文献

 マーク・ハートマン/鈴木訳,「電流モード制御DC-DCコン バータの設計」,トランジスタ技術2004年4月,213-222p.
馬場清太郎,「DC-DCコンバータの高速制御[前編]」,トランジスタ技術2008年6月,185-190p.

3) L. H. S. C. Barreto, M. G. Sebastiao, L. Carlos de Fraitas, E. A. A. Coelho, V. J. Farias and J. B. Vieira, "Analysis of a Soft-switched PFC Boost Converter Using Analogue and Digital Control Circuits", IEEE Trans. Industrial Electronics, vol. 52, no. 1, February, 2005.

4) 飯田,日野,笠,「FPGAによる電流マイナーループ付き電圧 制御ソフトスイッチングDC/DCコンバータの試作」,パワーエ レクトロニクス学会誌vol. 33(2007年度), 101-106p.

5) 飯田,日野,「FPGAによる電流マイナーループ付き電圧制御 DC/DCコンバータの検討」,岡山理科大学紀要第43号A(2007年 度),95-104p.

6) Jingquan Chen, Aleksandar Prodic, Robert W. Erickson, and Dragan Maksimovic, "Predictive Digital Current Programmed Control", IEEE Trans. Power Electronics vol. 18, no. 2, January, 2003.

7) R. B. Ridley, "A New Continuous-Time Model for Current-Mode Control", IEEE Trans. Power Electronics vol. 6, no. 2, April, 1991.

109

# Emulated Peak Current Mode Control Soft Switching DC-DC Boost Converter using FPGA

# Nobuhiro HINO and Takahiko IIDA\*

Graduate School of Engineering, \*Department of Electrical and Electronic Engineering, Faculty of Engineering, Okayama University of Science, 1-1 Ridai-cho, Okayama 700-0005, Japan

(Received September 30, 2008; accepted November 7, 2008)

This paper explains both the new types of digitally emulated peak current mode control soft switching DC-DC converter using FPGA and also the experimental output characteristics. The newly proposed control method can adopt a reasonable speed A/D converter with such conversion rate of one MSPS instead of the ultra high speed A/D converter which is inevitably used to detect the reactor current in the converter, if the analogue-typed peak current mode control circuit is just replaced to the digitalized one with no special consideration. In the proposed control method, the reactor current is detected only once a switching cycle. The digitalized input and output dc voltages are operated with the voltage-reference signal, and generate the current-reference signal, which is compared to the emulated reactor current by the aid of FPGA digital comparator.

The implemented experimental main-circuit is the soft switching DC-DC boost converter with such ratings as input voltage of dc60V, output voltage of dc200V, output current of dc4A and switching frequency of 100kHz, which is just same as the one written in the references. In the experimental circuit, FPGA of Spartan 3 type XC3S400-4 and A/D converters of types TLV1570 and AD9215 are used as the main semiconductor devices.

It is demonstrated that the prototype circuit is stably implemented without sub-harmonic oscillation by the aid of the digital slope-compensation. The output characteristics are also included the step response from 10% to full load condition with satisfactory results.

Keywords: current mode control; DC-DC boost converter; soft switching; emulated current; digital control; A/D converter; FPGA.