# ロスレス DC/DC 昇圧コンバータの試作研究

飯田 隆彦・三浦 良司\*

岡山理科大学工学部電子工学科 \*株式会社 森精機製作所 (2006年8月24日受付、2006年11月6日受理)

1. はじめに

近年、省エネ対策の一環として DC/DC コンバータの 高性能化の研究が盛んに行なわれている[1~4]。本研 究はこの省エネ指向に沿って、DC/DC 昇圧コンバータ の高性能・高効率化の研究を行なったものである。本 研究に用いた主回路は参考文献[3]に記された主回路 と同じものであるが、その動作を追試・確認すると共 に、設計上の問題点を明確にした。更に、論文での TTL 制御回路ないしはマイコン制御を FPGA 制御: Xilinx 社の Spartan-3 シリーズ XC3S400-4 に変更した。

主回路はスイッチング周波数を 100kHz に設定して 装置の小型化を図ると共に、ゼロ電圧スイッチング (ZVS)とゼロ電流スイッチング(ZCS)を行わせ、いわゆ る「ロスレス・スイッチング」を実現させている。こ のロスレス・スイッチングを行なうために、主回路内 の共振リアクトルLrにはパルス幅0.6us、ピーク14.5A のパルス電流を 100kHz の繰り返しで流している。こ のパルス電流は等価的には 833kHz で実効値 2.5A の高 周波電流に相当し、表皮効果を考慮した Lr の設計が必 要になる。

制御回路を全デジタル制御方式とするために、整数 乗算機能内蔵のFPGAを用いた。このFPGAを用いてPI 制御の演算およびPWMパルスの生成を行ない、ホトカ プラを介して主半導体デバイスを駆動させた。

直流入力電圧 100V、直流出力電圧 200V、出力電流 2A、出力電力 400W のロスレス DC/DC 昇圧コンバータ を試作した。試作機は良好な出力特性と過渡特性を示 し、全負荷時の効率は 95.2%と高効率であった。一方、 同じ定格をもつ一般的な RCD スナバ回路の従来型 DC/DC 昇圧コンバータの効率は 87.1%であった。

# 2. 主回路とその動作原理

試作した主回路構成を図 1 に示す[3]。この回路で  $Q_1$ が主スイッチであり、 $Q_2$ は補助スイッチである。  $Q_2$ がオンした約 0.5us 後に  $Q_1$ をオンさせることで、  $Q_1 & z ZVS させている。 Q_1 と並列に接続したコンデン$  $サ<math>C_{r1}$ の作用により、 $Q_1 & z ZVS でオフさせている。$  $一方、<math>Q_2$ のオンの電流はゼロ電流から立ち上がるので ZCS になっている。  $Q_1$ の最小オンパルス期間中に  $Q_2$ をオフさせているので  $Q_2$ は ZCS でオフしている。



図1 ロスレス DC/DC 昇圧コンバータ主回路

図2に P-Spice による $Q_1 \ge Q_2$ のロスレス・スイッ チングの電圧・電流波形と、 $Q_1$ 、 $Q_2$ のスイッチングの 組み合わせによる動作モードの定義を示した。



モード I での電流の流れを図 3 に示す。C<sub>r</sub>1 は図示の極性にほぼ V<sub>0</sub>まで充電されているが、C<sub>r2</sub>の充電電

圧はゼロである。 $Q_2$ のオンで  $C_{r1} \cdot C_{r2} \ge L_r \ge C_{+2}$ 板 が始まり、共振電流  $i_L$ が矢印の方向に流れて、 $C_{r2} \ge C_{r2}$ 図示の極性に充電する。このとき、 $Q_2$ は ZCS でオンし ている。共振によって  $C_{r1}$ の端子間電圧、即ち $Q_1$ のド レーン電圧  $v_{DS}$  は減少しゼロになる。この  $v_{DS}$ は  $Q_1$ の内蔵ダイオード  $D_{Q1}$ によってゼロ電圧に固定され、 以降の共振は  $L_r \ge C_{r2}$ のみで行なわれる。内蔵ダイオ ード  $D_{Q1}$ に  $i_{Lr}$ が流れている間に  $Q_1 \ge ZVS$  でオンさせ る。



図3 モード I (Q1オフ、Q2オン)

 $Q_1 のオンによってモード II となり、電流の流れを図$  $4 に示す。なお<math>C_{r1}$ の接続リード線は極力短く配線し、 浮遊インダクタンスによる寄生震動が生じないよう に配慮した。 $D_3$ の働きによって $i_{Lr}$ の共振電流は半波 1 サイクルで終了し、それ以降は $Q_2$ にはベース電圧が 与えられているが電流の流れない状態になっている。



図4 モードII(Q<sub>1</sub>オン、Q<sub>2</sub>オン)



図5 モードⅢa(Q1オン、Q2オフ)

Q<sub>2</sub>駆動パルスがなくなって、Q<sub>2</sub>は ZCS でオフし、モ ードIIIa になり、電流の流れを図 5 に示す。 $C_{12}$ の充電 電荷は $i_{Lb}$ によって放電していく。やがて $C_{12}$ の電圧は ゼロになって D<sub>2</sub>が導通するとモードIIIb になり、電流 の流れを図 6 に示す。なお、このモードIIIの間に昇圧 リアクトル L<sub>b</sub> は電磁エネルギーを蓄える。



図6 モード $\Pi b(Q_1$ オン、 $Q_2$ オフ)

 $Q_1$ がオフするとモードIVになり、電流の流れを図7 に示す。 $C_{r1}$ は $i_{Lb}$ によって図示の極性にゼロ電圧から 充電され、 $Q_1$ はZVSでオフする。 $C_{r1}$ の電圧が $V_o$ とほ ぼ等しくなると、 $i_{Lb}$ は破線で示すように  $D_1$ に転流す る。 $L_b$ に蓄えられていた電磁エネルギーは解放されて、  $C_o$ に移される。以上の動作モードが繰り返されること で、入力側の電圧 $V_i$ は昇圧されて出力電圧 $V_o$ となる。



図7 モード $\mathbb{N}(Q_1$ オフ、 $Q_2$ オフ)

3. 共振リアクトル L,の設計

モード I における 共振回路の等価回路 を図 8 に示す。*C<sub>r</sub>*1 は *V<sub>0</sub>*=200V に充電さ れており、*C<sub>r2</sub>*の電荷 はゼロである。 Q<sub>1</sub>の等価*C<sub>DS</sub>*を10nF



とし、 $Q_2 O R_{on}$ 抵抗を 0.128 $\Omega$ のスイッチとみなして P-Spice でシミュレーションした。図 9a に示すように 共振電流ピーク値  $I_p$ は 19A で、そのピークまでの時間 は 0.3us、パルス幅が 0.80us であった。



図 9a P-Spice シミュレーション結果



## 図9 共振リアクトルの電流波形(時間軸と角度軸)

実測値は 6 章の図 20 のように I<sub>p</sub>は 14.5A であった。実効値の計算では図 9b のようにみなして式 1 に代入すると、実効値 I<sub>AMS</sub>は 2.5A になる。

$$I_{RMS} = \sqrt{\frac{\int_{0}^{\pi} I_{p}^{2} \sin^{2} \theta d\theta}{16.66 \times \pi}} = \frac{I_{p}}{5.772} \cong 2.51 \text{A} \quad (1)$$

共振リアクトル Lr の巻線の表皮効果を考慮した交流抵抗値 Rac と直流抵抗値 Rac との関係は電気工学 ハンドブックに記載されていて、式2と式3で与えられる。(但し、単位は全て MKS である。)

$$R_{ac} = R_n \times k_1 \times 10^{-3}, \quad R_n = \frac{R_{dc}}{l} \times 10^3$$
 (2)

 $k_1 = 0.99609 + 0.01878578x_1 - 0.030263x_1^2$ 

 $+0.020735x_1^3$ 

$$R_{de} = \rho \frac{l}{S}, \quad S = \frac{\pi}{4} \left( D^2 - d^2 \right)$$
$$x_1 = \frac{D + 2d}{D + d} \times 0.01 \times \sqrt{\frac{8\pi \times f(D - d)}{(D + d) \times R_a}}$$
(3)

である。

なお、D、d、lは夫々銅線の外径、内径、線長であり、  $\rho$ は銅の抵抗率(0.0172 $\mu$   $\Omega \cdot m$ )である。

表1に示す共振リアクトルの諸元を式2と式3に代入 すると、直流抵抗 *R<sub>de</sub>*の約 34 倍の交流抵抗 *R<sub>ac</sub>=*0.5448 Ωが得られる。

表1 共振リアクトルの諸元と交流抵抗値

<i>L</i> <sub>r</sub> =2.5uH	$D=0.0014m\Phi$	<i>d</i> =0	<i>l</i> =1.45m
$S=1.539 \times 10^{-6} \text{m}^2$ $R_{dc}=0.01620 \Omega$			
R <sub>n</sub> =11.17	$x_1 = 13.69$		<i>f</i> =833kHz
<i>k</i> <sub>1</sub> =48.78	R <sub>ac</sub> =0.5	448Ω	-

# 4. 制御システム

4.1 PI 制御演算

出力電圧を一定に保つために、図 10 に示す制御シ ステムを用いた。



10 ビット A/D コンバータとして TI 社製の TLV1570 を用いた。マルチプレクサによる 4 チャネル入力で、  $V_{00}$ =3.0V のとき A/D 変換速度は 625kSPS/チャネルで ある。A/D コンバータには前置レベルシフト回路が付 属していて、直流電圧-4.86V を入力したとき A/D は 3 ビットを出力し、+4.70V のときは 1023 ビットを出力 した。従って、この A/D の電圧分解能(u)は

u=(4.86+4.70)/(1023-3)=9.3725mV/ビット・・・(4) になる。昇圧コンバータの定格出力電圧 V<sub>o</sub>は 200V で あるが、最大出力電圧 V<sub>o(max)</sub>が 250V のとき A/D に 4.0V が入力されるように分圧器を設計した。

用いた FPGA は米国 Xilinx 社の Spartan-3 シリーズ の XC3S400-4 で、ゲート数 40 万、ロジックセル数 8K と乗算器 16 個が内蔵されている。ユーザーI/0 数は 141 本でピン数 208 本の QFP パッケージである。この A/Dと FPGA を1 枚の基板に搭載した東京エレクトロン 製 FPGA 評価ボード: TD-BD-TS101 があり、これを実験 に用いた。搭載された FPGA 内蔵の 18×18 ビットの整 数乗算器では常に演算中のビット数を考慮しておか ないと、PI 制御演算中の数値が有効桁数を外れる恐れ があった。また、PI 制御演算中の数値は負の値になる こともあるので、PI 制御演算に先立ち符号ビットを追 加して11ビットの数値にした。

A/D 変換された数値は式 4 による A/D の変換能 u=9.3725mV/ビットを単位とした整数である。従って、 PI 制御演算に用いる指令電圧、比例定数 K<sub>P</sub>と積分定 数 K<sub>I</sub>には夫々1/u を乗じた後、この数値を手計算で整 数に丸めてから PI 制御演算フローに入力した。



図 11 PI 制御演算フローのブロック図

図 11 は PI 制御演算フローのブロック図である。PI 制御演算では乗算を1回含んだフローが並列接続され ている。従って、出力される数値の単位(ディメンシ ョン)は(1/u)<sup>2</sup>であり、出力値に(u)<sup>2</sup>を乗じて元の単位 に戻す必要がある。然し、(u)<sup>2</sup>は 0.00008784375625 と いう1より小さな値であるため、FPGA 内蔵の整数乗算 器は取扱うことが出来ない。そこで、式5 に示す近似 値を用いて、(u)<sup>2</sup>の乗算を 13 ビットの右シフト操作で 代行させた。

$$u^{2} = \frac{1}{\left(\frac{1}{u}\right)^{2}} = \frac{1}{\left(\frac{10^{3}}{9.37}\right)^{2}} = \frac{1}{11390} \approx \frac{1}{8192} = \frac{1}{2^{13}}$$
(5)

VHDL でのコーディングでは、

Q<=L(23 downto 13)

と1行表記すれば、(*u*)<sup>2</sup>の乗算を実行し、上位の符号 付10 ビットで有効桁数9 ビットのデータをQに出力 させることができる。この近似計算による誤差は+50% ~-25%であるが、入力する *K<sub>p</sub>* 値、*K<sub>I</sub>* 値を予め補正し ておく事で対処できる。

なお、PI 制御定数 Kp 値などが 0.005 と小さい場合、 分解能を式 4 の u とすると、0.005/u=0.533 となって 整数乗算器では計算が出来ない。この場合つぎのよう にして対処した。

すなわち、K<sub>p</sub>/u を4倍し丸めて整数にした2.132⇒ 2をK<sub>p</sub>/u として入力とする。乗算計算後、乗算結果を 2ビット右シフトさせる(×2<sup>-2</sup>)方法をとった。 この方法での計算誤差は (0.5×4)×(2<sup>-2</sup>)-0.533=0.5-0.533=-0.033で、 誤差率は-6.19%である。

### 4.2 PWM パルスの生成

本研究の昇圧コンバータのスイッチング周波数は 100kHz である。従って、PWM パルスも 100kHz 即ち、 10us 毎にそのパルス幅を更新するのが望まれる。使用 した A/D コンバータの変換時間は 1.6us (=1/625kSPS) と高速であるが、0.4us のポーズ後に PI 制御演算を開 始させた。また、FPGA は 32MHz のクロック周波数(以 下、CLK)で動作しているので、PI 制御演算処理は最大 96 クロック数 (=3us) もあれば完了できる。従って、 スイッチングサイクル中の前半の 5us で、データの取 り込みと A/D 変換および、PI 制御演算の処理を行い、 スイッチングサイクルの後半で PWM パルスの生成を行 なう方式にした。この様子を図 12 に示す。



図 12 L<sub>b</sub>の磁束変化と各部の動作タイミング

即ち、本研究の昇圧コンバータでは DC100V を DC200V に昇圧させているので、昇圧リアクトル L<sub>b</sub>に は昇圧時に+100V が印加され、L<sub>b</sub>のリセット時には -100V が印加される。図 12 に示すように L<sub>b</sub>のリセッ ト時間は昇圧時のセット時間と同じ時間幅でよいの で、PWM で生成されるパルス幅の最大値は 5us となる。

32MHz の CLK で自走カウンタを駆動し、リセット値 を 320 にすると、カウンタの 1 周期は 10us になる。 カウント値がゼロのときに A/D を動作させ、カウント 値 65 (約 2us) のときに PI 演算を開始させる。カウ ント値が 160 のとき (即ち 5us) を時間  $t_0$ として  $Q_1$ パ ルスを開始させる。PI 出力データの値を時間  $t_1$ とし て  $Q_1$ パルスを終了させる。一方、 $t_0$ より 0.5us だけ 早い時間  $t_2$ で  $Q_2$ パルスを開始させ、0.5us だけ遅い 時間  $t_3$ で  $Q_2$ パルスを終了させる。 $Q_1$ を ZVS させるこ とができる最小パルス幅は  $t_3$ - $t_6$ =0.5us である。理論 上からはこれが  $Q_1$ を駆動する最小パルス幅であり、 出力は 10%以下に絞れないことになる。実際にはコン バータの内部損失が 5%ほどあるので、最小出力電力は 最大出力値の 5%くらいと考えられる。

FPGA から出力される PWM パルスは有効桁数9ビット のデータであるが、32MHz の CLK を使っている関係上、 実際に生成される PWM パルスの時間分解能は、5us を 0.3125us (=1/32MHz)刻みで 160 に分割した 7 ビット (=2<sup>7</sup>=128)強の精度になっている。

FPGA で生成された PWM パルスはホトカプラ TLP351 に入力され、その出力で直接Q<sub>1</sub>、Q<sub>2</sub>を駆動した。TLP351 のスイッチング特性を示す伝達遅延時間 t<sub>pLH</sub>は 100ns ~700us にバラツキ、その立ち上り時間 t,の標準値は 50ns である。そのため特性値を選別したり、カウント 値の設定を変更してパルスの立ち上りや立ち下がり のタイミングを調整して対処した。

# 5. 動作試験とその結果

#### 5.1 回路定数

図1のロスレス DC/DC 昇圧コンバータの試作機を以下の回路部品と回路定数を用いて試作した。

Q<sub>1</sub>:MOSFET, ルネサス H5N5016, (V<sub>DSS</sub>=500V, I<sub>D</sub>=50A, R<sub>DS(on)</sub> =0.128  $\Omega$ )、Q<sub>2</sub>:IGBT, 三菱, CT60AM-18F, (V<sub>CE</sub>=900V, I<sub>C</sub>= 60A)、D<sub>1</sub>:D<sub>2</sub>:D<sub>3</sub>:全て高速ダイオード,日本インター, KSF30A60E, (600V, 30A, 60ns)、C<sub>r1</sub>:10nF, 400V, ポリプロ ピレン, ニチコン、C<sub>r2</sub>:100n F, 400V, (同上)を2本直列 接続し 50nF、C<sub>0</sub>:電解, 1500uF, 400V と 2. 2uF, 400V 及 び 0. 1uF, 400V(メタライズドポリエステル)を並列接 続、L<sub>b</sub>:1. 5mH, フェライトコア,自製、L<sub>r</sub>:内径 10mmΦ, 外径 13. 4mmΦ, 空芯, N=37T, 線径 1. 4mmΦ, 自製、

FPGA 評価ボード:TD-BD-TS101, 東京エレクトロン(CLK =32MHz, FPGA: XC3S400-4, 10 ビット A/D:TLV1570, TI 製 を搭載)、ホトカプラ:TLP351, 東芝、主回路は全てプ リント基板 1 層配線、直流電源: V<sub>J</sub>=DC100V, 3 相全波整 流器, 電解=1000uF, 400V, 3 相絶縁トランスと 3 相スラ イダック、負荷:巻き線抵抗器、MOSFET と IGBT にはア ルミ製ブロックフィン 25.4×25.4×18mmの取付, 風冷 0.5m/s、高速ダイオードはプリント基板直付。

#### 5.2 PI 制御定数 Kr · Kr 値の組合せ

PI 制御を実行するとき、PI 制御定数の $K_I \cdot K_P \epsilon$ い くらに設定するかが問題になる。Matlab/Simulink を 用いて一応の値を求めて試作機を動作させ、試行錯誤 でその最適値を求めた。

図 13 は K<sub>1</sub>対 K<sub>p</sub>の組合せと、過渡特性を示したもの である。これより、最適な K<sub>1</sub> 値は 0.2、K<sub>p</sub> 値は 0.1 であることが分かった。



# 5.3 出力特性

試作したロスレス DC/DC 昇圧コンバータの出力特性 を図 14 に示す。直流入力電圧 V<sub>I</sub>を 100V 一定に保ち、 負荷抵抗 R<sub>L</sub>を 100Ω、200Ω、400Ω、600Ω、800Ω、 1kΩにして、その各々において、動作責務 d を 25%、 30%、35%、40%、42.5%、45%、47.5%および 50%に設定 して出力電圧 V<sub>0</sub>対出力電流 I<sub>0</sub>の関係を測定した。



図 14 の出力特性から、試作機は  $I_0$  が 0. 1A から 2. 0A の範囲において、 $V_0$ を 200V に一定制御できることが 分かる。しかし詳細に検討してみると、dは 0. 625%刻 みであるので、 $V_0$ を 200V 一定に保つためにはdの分 解能はギリギリの値(精度)であることが分かる。

#### 5.4 過渡特性

K<sub>1</sub>とK<sub>2</sub>を夫々0.2 と 0.1 に設定しておき、負荷電流 I<sub>L</sub>を0.2A から全負荷の2A に急変させたときの最適過 渡特性を図 15 に示す。出力電圧変動△Voは 15V であるが、60ms後には元の Voの 200V に回復している。



参考までに、*K<sub>F</sub>*=0.02、*K<sub>P</sub>*=0.01 に設定したアンダーシュート特性の一例を図 16 に示す。この場合では、△*V*<sub>0</sub>は 47V にまで増加し、出力電圧が 200V に回復するのには 164ms も要した。一方、*K<sub>F</sub>*=0.5、*K<sub>P</sub>*=0.005 に設定したオー バーシュート特性の一例を図 17 に示す。この場合、△*V*<sub>0</sub> は 17V であるが振動し、出力電圧が 200V 一定に回復す るのに 107ms も要している。

5.5 効率特性

図 18 に試作機の効率特性を示す。定格出力 200V, 2A での効率は 95.2%と高効率であった。参考までに図 19 に従来型の RCD スナバ付昇圧コンバータの効率も併記 したが、その効率は 87.1%と低い値であった。





なお、RCD スナバの回路定数は、 $R_s=100 \Omega$ 、 $C_s=2.5$ uF であり、その他の回路定数は図1と同じである。図18 より、ロスレス DC/DC 昇圧コンバータでは8.1%の効率 改善が図られていることが分かる。



図 19 RCD スナバ付き昇圧コンバータ

#### 6. 検討と課題

6.1 部品と回路定数の変更

参考文献[3]の筆者は  $Q_2$ として IGBT を使い、ダイ オード  $D_3$  を直列接続している。おそらく共振回路で の昇圧を恐れたためであろうが、本回路では  $C_{r1}$ の充 電電圧は  $D_1$  で  $V_0$ にクランプされており、 $V_0$ 以上の電 圧が  $Q_2$  に印加されることがない。直列接続された高 速形  $D_3$ は恐らくテール電流による IGBT のリカバリー 損失を減少させることと、更には半波共振電流が逆流 してコンデンサ  $C_{r2}$ の充電電荷が減少することを阻止 するためであろう。 試作機では部品入手の関係から0.05uFの $C_2$ を使っ ているが、参考文献[3]では0.027uFを使用している。 P-Spice によると、 $C_2$ が0.027uFでは共振電流の波高 値が12.7Aで、そのピーク値までの時間は0.24usで あり、試作機よりも20%ほど少ない。従ってこの電流 による損失は試作機より少なくなると推定できる。



図 20 は Q<sub>2</sub>の電流波形とコレクタ・エミッタ間電圧  $v_{ce}$ の波形である。IGBT のオン時間が 0.4us であるた め、2.5V 前後の過渡  $v_{ce}$ があり、2.12W のスイッチン グ損失が生じている。この IGBT をスイッチング時間 の速い MOSFET に変更すると、損失はこの 2.12W から 0.80W に減少し、効率向上が期待できる。

それほど実験結果に悪影響を及ぼしていないと思 われるが、直流入力電源端子間には高周波用バイパス コンデンサを接続すべきであった。

### 6.2 共振リアクトルの改善

共振リアクトル L,には 833kHz の等価高周波電流が 流れる。L,のコイルには 1.4mm  $\Phi$ のホルマル銅線が使 われているが、表皮効果を考慮した設計が必要である。 例えば 0.7mm  $\Phi$ の電線を4本撚りにすれば、断面積は 同じでも表面積は2倍になり、その交流抵抗値は0.54 Ωから 0.071 Ωになる。L,に流れる電流の実効値は 2.5A であるから損失も3.38W から0.44W に減少する。 電源メーカーのアドバイスによれば高周波対策とし て市販の6本撚りではなく100本撚りの特製リッツ線 を用いると効果が出るとのことであった。

#### 6.3 損失の内訳と効率向上

動作責務 d を約 50%に設定して本ロスレス DC/DC 昇 圧コンバータを動作させ、200V, 2A を出力させている とき、Q<sub>1</sub>には 4.8A のほぼ方形波電流が 4.2us 間流れ る。その電流実効値は 3.11A であり、Q<sub>1</sub>の  $R_{on}$  は 0.128  $\Omega$ であるから損失は 1.24W になる。 Q<sub>2</sub>の損失は図 20 の波形を区分求積することで 2.12W が得られる。 D<sub>1</sub>、 D<sub>2</sub>には同じ値の方形波電流が夫々4.2us と 4.8us 間流 れる。順電流 5.0A での順電圧降下を 1.60V とすると、 損失は夫々 3.67W と 3.21W になる。順電流 15A での順 電圧降下を 2.0V とすると、D<sub>3</sub>の損失は 1.27W になる。 一方、 $L_r$ の損失は 3.38W である。このときの本試作機 の効率は 95.2%であるから、コンバータ内部での損失 は 20W である。上記のような諸改善を行なうと、20W の損失は 15.7W になり、効率は 95.2%から 96.2%への 向上が期待できる。



図 21 デバイスの電力損失 (@Vo=200V, Io=2A)

図 21 はこれらの各損失の合算値をグラフに表した ものである。また、デバイスを変更し改善した場合で の予想損失も示している。これより、Q<sub>2</sub>→IGBT や *L*, →高周波対策をした共振リアクトルが効率の向上に 大きく寄与することが分かる。

図 21 の「その他」には、昇圧リアクトルL<sub>6</sub>の損失 と各ダイオードの逆回復損失が含まれている。昇圧リ アクトルの損失対策には、コアの断面積を大きく取っ て磁東密度変化を小さくし、巻線コイルには高周波対 策のリッツ線を用いて銅損の減少を図る。一方、高速 ダイオードの逆回復損失は逆回復電荷が小さいほど 減少するが、反対にその順電圧降下は大きくなるので、 そのトレードオフが重要になる。

#### 6.4 整数乗算器の浮動少数点化

本 FPGA に内蔵された乗算器は整数乗算器としてハ ード的に設計されたものである。整数乗算器として使 う限り、符号付 18×18 ビットの乗算を1クロックで 実行する事ができる。

この整数乗算器を浮動小数点乗算器に変更する応 用ソフトが"Xilinx AllianceCORE<sup>™</sup>"から提供され ている。即ち、4個の乗算器とCLB (Configurable logic block)を用いることで、32 ビットの浮動小数点乗算器 に変更することができる。ある種の演算では汎用 DSP と比べて 100 倍も高速演算が可能とのことであるが、 入出力のコーディング時、数字を1 ビットずつ読取る ので、それなりのクロック数が必要となる。今回の場 合、FPGA 内蔵整数乗算器を浮動小数点乗算器に変更し て使うことについては、限られたクロック数内で2回 の乗算が可能かどうかの検討が必要である。

#### 6.5 可変指令電圧

今回試作の回路では指令電圧が固定されていたが、 可変直流電源への変更も検討課題である。その場合、 A/D 変換は2 チャネルが必要となるが、本制御方式の ままでは変換時間からの制約が生じる。A/D コンバー タの V<sub>20</sub>を現行の 3V から 5V に変更すると、変換速度 は2 倍の 1.25 MSPS になるが、前置レベルシフト回路 の大幅な改造が必要になる。現実的な解決策は A/D コ ンバータの入力を毎スイッチングサイクルごとに交 互に切り換えるか、PWM パルス生成中に2 チャネルの A/D 変換を実施しておくことであろう。

#### 6.6 動作責務 dの時間分解能

今回採用した PWM 生成法では、動作責務 dの分解能 は0.3125us 刻みで、5us を 160 に分割している。即ち、 PI 制御演算出力は 9 ビットの精度を確保しているに もかかわらず PWM 生成手法のために、出力電圧精度が 7 ビット強に低下するのは問題であり、将来の検討課 題である。

#### 7. まとめ

参考文献[3]で紹介されたロスレス昇圧 DC/DC コン バータを試作し、その動作を確認した。出力 200V, 2A の試作機において 95.2%の高い効率が得られた。制御 方式は全デジタル制御方式とし、FPGA 内蔵の 18×18 ビット整数乗算器を用いて、1 個の FPGA で PI 制御演 算と PWM パルス生成を行なった。試作機は良好な出力 特性と過渡特性を示した。この効率は更に改善できる ことを示唆した。

## 参考文献

1. 富田、馬場、谷口、森実、木村、"太陽光発電用ソフト スイッチング系連系インバータの制御"、平成 13 年電学産 業応用部門、Y-55、pp1021

2. 三浦、笠、飯田: テスラ・コンバータの出力電圧特性に ついて、平成 16 年度電気・情報関連学会中国支部連合大会、 #180510、平成 16 年度電気学会中国支部奨励賞受賞。

3. L. H. S. C. Barreto, M. G. Sebastiao, L. Carlos de Freitas, E. A. A. Coelho, V. J. Farias, and J. B. Vieira, Jr. , "Analysis of a Soft-switched PFC Boost Converter Using Analog and Digital Control Circuits" IEEE Trans. on Industrial Electronics, Vol. 52, No. 1, Feb. 2005

4. 三浦、飯田:小容量 DC/DC テスラ・コンバータの動作解 析、岡山理科大学紀要、第41 号 A、2005、121-129 頁。

# Study of Loss-less DC/DC Boost Converter

# Takahiko IIDA and Ryoji MIURA\*

Department of Electronic Engineering, Faculty of Engineering, Okayama University of Science, 1-1 Ridai-cho, Okayama 700-0005, Japan \*MORI SEIKI Co., LTD. 362 Idono-cho, Yamato-Kooriyama city, Nara 639-1183, Japan (Received August 24, 2006; accepted November 6, 2006)

In this paper, it is reported that the experimental test results of static and transient DC output characteristics of the soft switching DC/DC boost converter, of which main circuit was reported on the reference [3]. The prototype-converter has such ratings as DC input voltage of 100 Volts, DC output voltage of 200 Volts, output current of 2 Amperes and efficiency of 95.2%. The generated high frequency LC resonant current-pulse makes both the main device of MOSFET in the "ZVS" and the auxiliary device of IGBT in the "ZCS" operations, which contributes to improve the efficiency

On the other hand, the control circuit is newly developed and all digital one. Both the operation of PI control and generation of PWM pulse in this controller are implemented by only one FPGA, in which sixteen sets of 18 by 18 bits multipliers are embedded. The conversion-time of A/D and operation-time of PI control are so fast that they are implemented during the reset process of the boost reactor, which causes the good response for the transient characteristics.

The output pulses from FPGA are applied to the photo-couplers which have the functions of photo-insulation and gate amplifier. It means that the photo-couplers are used to drive MOS-FET and IGBT directly at the switching frequency of 100 kHz.

Authors also discussed how to improve the characteristics and efficiency from the points of both component-parts of main circuit and cording techniques of FPGA.

Keywords: boost converter; soft switching; ZVS; ZCS; digital control; PI control; PWM pulse; multiplier; FPGA; MOSFET; IGBT; photo-coupler.